來(lái)自美國和日本的研究團隊報告了一種擊穿電壓超過(guò) 10 kV 增強型（E-mode）氧化鎵（Ga₂O₃）橫向結型場(chǎng)效應晶體管（JFETs），該器件采用了氧化鎳（NiO）降低表面電場(chǎng)（RESURF）結構和混合漏極（hybrid-drain）的設計，工作溫度可達250°C [Yuan Qin et al, IEDM, session 25-5, 2024]。 

該團隊由美國弗吉尼亞理工大學(xué)、美國海軍研究實(shí)驗室和日本 Novel Crystal Technology 組成，其研究成果于 2024 年 12 月 IEEE 國際電子器件會(huì )議（IEDM 2024）上發(fā)布。研究人員表示："我們的器件展示了最高的平均電場(chǎng)強度，并首次報告了碳化硅（SiC）以外的高壓晶體管在 250°C 下的工作溫度和 3 kV 的可靠性數據。"  

Ga₂O₃ 具有 4.8 eV 的超寬禁帶（UWBG），而氮化鎵（GaN）和碳化硅（SiC）的禁帶寬度分別為 3.4 eV 和 3.3 eV。10 kV 的擊穿性能使這些 JFETs 進(jìn)入中壓（1-35kV）功率電子器件領(lǐng)域，有望在電網(wǎng)和可再生能源設施中得到廣泛應用。 

研究人員指出："高壓（HV）器件的出現可顯著(zhù)減少器件數量、簡(jiǎn)化電路拓撲，改善系統尺寸，提高可靠性。目前商用高壓器件以 6.5 kV 的硅 IGBT 為主；SiC MOSFET 的工程樣品可達 10 kV。"  

與其他寬禁帶半導體材料不同，Ga₂O₃ 可制備出直徑達 6 英寸的襯底晶圓，其晶體材料可通過(guò)熔融法生長(cháng)。增強型（常關(guān)型，即在零柵壓下阻斷電流）晶體管通常因其功耗更低且具有故障安全特性，而更受功率電子領(lǐng)域青睞。 

器件設計（圖1）主要針對 E-mode 操作、電荷平衡和導通電阻（R_on）進(jìn)行優(yōu)化。器件包含 n 型 Ga₂O₃ 溝道、混合 p-NiO/金屬漏極、重摻雜 p 型 NiO 柵極以及 p-NiO RESURF 結構。

圖1：(a) 采用 p-NiO RESURF 和混合漏極設計的 Ga₂O₃ JFET 示意圖：三維結構圖（上）與截面圖（下）。(b) 為實(shí)現 E-mode 操作，計算的最大溝道厚度（t_D）與施主摻雜濃度（ND）的關(guān)系曲線(xiàn)，界面電荷密度（Q_it）范圍為 0¹³/cm² 至−10¹³/cm²。(c) 關(guān)鍵器件參數及數值表

NiO 區域在柵極 RESURF（R）和混合漏極（Dr）側分離，以避免穿通。間隙兩側的 p 型摻雜濃度（N_A^R/N_A^Dr）可獨立優(yōu)化。RESURF 結構設計與英飛凌商用 GaN 柵極注入晶體管（GITs）類(lèi)似。 

外延材料通過(guò)分子束外延（MBE）在半絕緣（010）Ga₂O₃ 襯底上生長(cháng)，n 型溝道位于非故意摻雜（UID）層上。制備了兩個(gè)樣品 #A 和 #B，其 n 型溝道層厚度（t_d）分別為 50 nm 和 160 nm。更厚的溝道有助于降低 R_on。 

器件制造始于硅注入與激活，隨后沉積源/漏金屬。通過(guò)氮離子注入實(shí)現電隔離。NiO 材料采用濺射沉積，通過(guò)調節氧分壓依次形成混合漏極、p⁺⁺ 型柵極和 RESURF 區域的不同受主濃度。柵極摻雜濃度超過(guò) 10¹⁹/cm³。  

#A 和 #B 的閾值電壓（V_TH）分別達到 1.9 V 和 1.5 V，實(shí)現了 E-mode 操作。柵極電位因柵漏電流限制在 3.5-4V 范圍。對應的比導通電阻（R_on,_sp）分別為 703 mΩ·cm² 和 92 mΩ·cm²。 

研究人員指出："盡管 #A 器件的 t_d 薄 3.2 倍，但其 R_on 高 7 倍，表明柵極溝道對 R_on 的顯著(zhù)貢獻——#A 器件柵下未耗盡 Ga₂O₃ 導電溝道更窄。"  當器件溫度升至 250°C 時(shí)，#A 器件的 V_TH 降至 0.7 V，R_on 較 25°C 時(shí)增加 1.6 倍。團隊寫(xiě)道："R_on 的溫度系數小于 10kV SiC MOSFET 的報道值，表明高溫下傳導損耗更低。”#B JFET 的 V_TH 在約 100°C 時(shí)變?yōu)樨撝担?50°C 時(shí)降至 -3.3 V。超過(guò) 175°C 后，柵極失去有效控制能力。

當柵極電位為 0 V 時(shí)，兩個(gè)樣品的擊穿電壓（BV）均超過(guò) 10 kV。通過(guò)調節器件參數至近電荷平衡狀態(tài)實(shí)現最大 BV。最大 BV 對應的柵漏間距（L_GD）為 47 μm。團隊報告："BV 時(shí)的平均橫向電場(chǎng)為 1.75-2.45 MV/cm。"  #A 器件在 250°C 高溫下仍保持高 BV，而 #B 材料在高溫下性能下降，150°C 時(shí) BV 在 -10 V 柵壓下低于 10 kV。  

研究人員還進(jìn)行了 150°C 高溫柵偏壓/反向偏壓（HTGB/HTRB）可靠性測試。在 HTGB 測試中，#A 和 #B 器件的閾值電壓偏移和導通電阻偏移分別在 0.32 V 和 35% 范圍內，且完全可恢復。#B 器件的 HTRB 研究顯示存在漏致勢壘降低（DIBL）效應，V_TH 偏移 -3 V（基本可恢復）。  

研究人員解釋?zhuān)?#B 器件的厚溝道導致勢壘降低和高壓 V_D 下的穿通。這種 DIBL 可能因 Q_it 及其高溫加速去俘獲而惡化。"  #A 器件的閾值偏移在 0.2 V 內，導通電阻增加了 34%，所有參數偏移均可完全恢復，但 #A 器件的缺點(diǎn)是由于溝道較窄導致導通電阻較高。

圖2：比導通電阻（R_on,_sp）與擊穿電壓（BV）的基準對比，針對擊穿電壓>2 kV 的超寬禁帶（UWBG）功率晶體管。彩色虛線(xiàn)表示不同半導體材料（SiC/GaN/Ga₂O₃）的理論極限

通過(guò)對比文獻中的 R_on,_sp 和 BV 性能（圖2），研究人員報告 #A 和 #B 器件的品質(zhì)因數（FOMs，BV²/R_on,_sp）分別至少為 142 MW/cm² 和 1086 MW/cm²（BV>10kV）。這些數值被宣稱(chēng)是"所有 BV > 3kV 的 UWBG 晶體管中的新紀錄"。團隊補充："#A 器件也是所有 > 3 kV UWBG 晶體管中首個(gè)報道的 E-mode 器件。

 

文章鏈接：

https://www.semiconductor-today.com/news_items/2025/feb/virginia-130225.shtml

 

本文轉載自《亞洲氧化鎵聯(lián)盟》訂閱號